PhD. Theses

 

 

2022

1. Jesús Jiménez León, “A compact modeling methodology for memristive systems”, August 2022, INAOE. Co-adviser: Pedro Rosales Quintero, INAOE.

 

 

2015

1. Gabriela A. Rodriguez-Ruiz, “2D simulation methodology for thermo-magnetics effects on tunneling mechanisms of nano-scaled MOS devices”, February 20, 2015, INAOE. Co-adviser: Edmundo A. Gutierrez-Dominguez, INAOE.
2. Carlos Hernández Mejía, “Development of a modeling methodology for circuits with memristors”, February 19, 2015. Co-adviser: Héctor Vázquez Leal, UV.
3. Francisco Javier Castro González, “Development of a hybrid simulation methodology for circuits composed by MOS and SET transistors”, February 18, 2015, INAOE.

 

 

2009

1. Roberto Castañeda Sheissa, “Development of a CAD tool for the structured design of negative feedback amplifiers”, March 20, 2009, INAOE.

 

 

2006

1. Víctor Manuel Jiménez Fernández, “Decomposed Piecewise-Linear Representation Applied to DC Analysis”, November 30, 2006, INAOE. Co-adviser: Luis Hernández Martínez.

 

 

2005

1. Héctor Vazquez Leal,  “Homotopía doblemente acotada aplicada al análisis en CD de circuitos no lineales”, October 20, 2005, INAOE. Co-adviser: Luis Hernández Martínez.

 

 

2002

1. Rodrigo Rodríguez Torres,  “Macromodel simulation of a submicron MOS LDD transistor”, May 22, 2002, INAOE. Co-adviser: Edmundo Gutiérrez Domínguez.

 

 

2001

1. Luis Hernández Martínez,  “Assessing the uniqueness of the dc solutions on nonlinear resistive circuits by topology-oriented methods”, May 15, 2001, INAOE.
2. Rafael Vargas Bernal,  “Assessing the uniqueness and the upper bound of the dc solutions with circuit topology”, May 23, 2001, INAOE.

 

 

2000

1. Esteban Tlelo Cuautle,  “Development of an efficient bias method within an environment of design automation”, January 7, 2000, INAOE.

MSc. Theses

 

2022

1. Juan Manuel Ugalde Franco, "Redes memristiva para procesamiento de imágenes: un enfoque de tratamiento en paralelo", August 2022, INAOE.

 

2020

1. Jesús Miguel Germán Martínez, "Memory circuits for hardware security applications", December 2020, INAOE.
2. Marco Antonio Zamudio Hernández, "Análisis morfológico de semillas con redees memristivas", February 2020, INAOE, Co-adviser: Héctor Vázquez Leal, UV.

 

 

2019

1. Joseph Herbert Mitchell Moreno, "Memristive modeling for hardware security applications", August 2019, INAOE.

 

 

2017

1. José Balaam Alarcón Angulo, "Modeling of memristive systems and its applications", December 4th, 2017, INAOE.
2. Yojanes Andrés Rodríguez Velásquez, "Development of an analytical model for a charge-controlled memristor and its applications", August 28  2017, INAOE.
3. Jesús Jiménez León, "Modelado Comportamental de Dispositivos basados en Ag/TiO2/ITO con Efecto Memristivo", February 10, 2017, INAOE, Co-adviser: Carlos Aristóteles De LA Cruz Blas (Universidad Pública de Navarra).

 

2016

1.  Héctor Eduardo De Cos Cholula, "Métodos Homotópicos: Asignación Automática del Parámetro de Repulsión en el Trazado de Trayectorias Robóticas Libres de Colisiones", Noviembre 18, 2016, INAOE, Co-adviser: Luis Hernández Martínez.

 

 

2009

1. Héctor Yair González Ramos, “Desarrollo de Metodología de Polarización Óptima para Circuitos Amplificadores”, October 2009, INAOE. Co-adviser: Miguel Ángel Gutiérrez de Anda.
2. Francisco Javier Castro González, “Generación de Modelos Comportamentales del Transistor de un solo Electron”, August 2009, INAOE. Co-adviser: Luis Hernández Martínez.

 

2007

1. Rocío De Jesús Ventura, “Desarrollo de un Simulador de Circuitos basado en Representación PWL”, June 2007, INAOE. Co-adviser: Luis Hernández Martínez.
2. Carlos M. Hernández Mejía, “Aplicación del Modelado Comportamental Analógico al Análisis de  Circuitos”, September 2007, INAOE.

 

2006

1. Mariana Edith Miranda Varela. “Formulación y Solución de Problemas de Programación no Lineal en el Diseño Estructurado”, June 2006, LANIA. Co-adviser: Efrén Mezura Montes, LANIA.
2. Jacobo Salazar Torres, “Búsqueda de Lazos de Retroalimentación Positiva en Circuitos MOS para Determinar Múltiples Puntos de Operación”, 2006, INAOE.

 

2005

1. Mario Rojas Hernández, “Representación explícita de funciones PWL”, September 2005, INAOE. Co-adviser: Luis Hernández Martínez.

 

2003

1. Gilberto Díaz Pérez, “Diseño estructurado: Uso del producto ganancia de lazo abierto-polos para mejorar el ancho de banda en amplificadores con retroalimentación negativa”, December 2003, INAOE. Co-adviser: Luis Hernández Martínez.
2. Próspero López Sánchez, “Diseño estructurado: comportamiento en ruido de amplificadores con retroalimentación negativa”, December 2003, INAOE. Co-adviser: Luis Hernández Martínez.
3. Roberto Cruz Gordillo, “Diseño automatizado de funciones lineales”, December 2003, INAOE. Co-adviser: Luis Hernández Martínez.

 

2001

1. Héctor Vázquez Leal, “Efecto del reordenamiento en la formulación homotópica”, May 2001, INAOE. Co-adviser: Roberto S. Murphy Arteaga.
2. Miguel A. Méndez Villegas, “Desarrollo de una herramienta CAD para la predicción del ruido de conmutación”, March 2001, INAOE. Co-adviser: Victor Hugo Champac Vilela.

 

2000

1. Ma. Guadalupe Rodríguez Apolinar, “Esquema de compensación de un filtro de variable de estado con aplicaciones de alta frecuencia”,  November 2000, INAOE. Co-adviser: David Báez López.

 

1999

1. Roberto Camberos, “Desarrollo de un programa de circuitos usando métodos de homotopía”, November 1999, UDLA.
2. Silverio Gómez Tron, “Generación de grafos de circuitos eléctricos usando MAPLE”, October 1999, INAOE.
3. Carlos Aristóteles De La Cruz Blas, “Desarrollo de una herramienta de verificación bajo MAPLE”, September 1999, INAOE.

 

1998

1. Miguel Ángel Gutiérrez de Anda, “A tool for manipulating circuit graphs”, April 24, 1998, INAOE.

 

1997

1. Rodrigo Rodríguez Torres, “Topological implications in BJT circuits having multiple DC operating points”, August1997, INAOE.
2. Luis Octavio González Castolo, “Designing an interface from SPICE in order to achieve symbolical analysis in the s-plane”, July 1997, INAOE.