inaoe.edu.mx
Asignar puntaje:
 

Laboratorio LIMEMS

 

Responsable: Dra. Claudia Reyes Betanzo

Introducción

El rezago tecnológico en el que se encuentra México en el campo de fabricación de circuitos integrados hace que el país sea totalmente dependiente del exterior en lo que a alta tecnología se refiere. Consciente de esta severa limitante, el Instituto Nacional de Astrofísica, Óptica y Electrónica ha abogado en los últimos años por la creación de un centro nacional de fabricación de circuitos integrados; el Laboratorio Nacional de Nanoelectrónica (LNN). El LNN consta de dos cuartos limpios para fabricación de dispositivos y circuitos integrados. El LNN se ha iniciado con la donación de una línea de fabricación de dispositivos y circuitos integrados hecha al INAOE por la compañía transnacional Motorola Inc.

Por su magnitud, este proyecto se ha dividido en dos fases: La Fase 1 del LNN o Laboratorio de Innovación MEMS (LIMEMS), se localiza dentro de las instalaciones del INAOE y consta de un área de 800 m2, que está siendo convertida en un cuarto limpio clase 10 en los puertos de entrada del equipo de fabricación y clase 100 en el resto del área. Con apoyo concurrente del Secretaría de Economía y del Gobierno del Estado de Puebla a través de la SEDECO, este laboratorio ha recibido un soporte económico que asciende a 20 millones de pesos (15 de SE y 5 de SEDECO), con lo que se ha completado el equipo de fabricación proveniente de la donación hecha por Motorola y así establecer las facilidades de este laboratorio para la realización de prototipos de MEMS y el estudio e incorporación de materiales nanoestructurados a nuevos dispositivos y sensores.

La fase 2 del LNN o LNN2, será un laboratorio que permitirá la fabricación en lotes de dispositivos semiconductores, CIs, sensores y MEMS. Para este propósito, se planea la construcción de una nave con 2000 m2 de área de proceso de clase 10. Además de la fabricación mencionada, en este LNN2 se realizará investigación y caracterización de materiales nanoestructurados y su aplicación a dispositivos electrónicos, optoelectrónicos y sensores. Para la realización de esta fase, se cuenta ya con apoyo tanto de la Secretaría de Economía como de la SEDECO, Puebla. Para esta fase 2, la SE financiará la construcción de la nave que albergará el cuarto limpio con 12.5 millones de pesos y SEDECO, Puebla ha donado un terreno de dos hectáreas para este proyecto. Asimismo, SEDECO apoyará la adecuación del terreno para este propósito, es decir, la introducción de servicios, pavimentación, teléfono etc. Restando solo el motivo de este proyecto, la construcción del cuarto limpio clase 10 y el equipo de caracterización necesario para la evaluación, prueba, caracterización y modelado de los productos de este laboratorio y el consecuente desarrollo de aplicaciones de los mismos.

Objetivo General

El objetivo general de este proyecto es el contar con un laboratorio de clase mundial para el desarrollo de una tecnología nacional de fabricación de dispositivos, circuitos integrados y MEMS, que este por delante de las necesidades de la industria, mediante la incorporación de materiales nanoestructurados a la tecnología del silicio. En este Laboratorio se formarán recursos humanos altamente calificados, con una visión moderna y global de la electrónica. El LNN actuará como enlace entre la investigación de alto nivel tecnológico y el sector industrial, lo cual redundará en el desarrollo de una industria electrónica nacional y coadyuvará a mejorar el entorno universidad-industria-gobierno mediante un proyecto autosustentable y competitivo. Será el aglutinador de los esfuerzos de todas las instituciones y centros de investigación nacionales que realizan investigación en electrónica y áreas relacionadas. Este objetivo general será realizado combinando investigación básica y aplicada en un amplio rango de dominios de investigación, que van del diseño de circuitos integrados, pasando por las tecnologías de fabricación hasta microsistemas y nuevas técnicas de fabricación de circuitos impresos.

Objetivos específicos

  • Desarrollo de un proceso de fabricación nacional de circuitos integrados BiCMOS con dimensión mínima de 0.8 µm con incorporación de dieléctricos de baja k y reducción de resistencias parásitas intrínsecas.
  • Desarrollo de una tecnología nacional de fabricación de Sistemas Microelectromecánicos (MEMS) y Sistemas Nanoelectromecánicos (NEMS).
  • Obtención, caracterización y aplicación de materiales nanoestructurados compatibles con la tecnología del silicio y para la fabricación de circuitos impresos para computadoras personales operando a frecuencias de reloj superiores a 10GHz.
  • Estudio, desarrollo y caracterización de dieléctricos de alta constante dieléctrica (k) novedosos.
  • Estudio de sustratos de alto índice cristalino para el aumento de la movilidad de portadores de carga, elevando el funcionamiento de los dispositivos.
  • Desarrollo de un proceso de fabricación completamente silicidado (FUSI) y estudio de la función trabajo de silisuros sobre dieléctricos de alta k.
  • Desarrollo de dispositivos avanzados (por ejemplo, de múltiple compuerta (FinFET) en sustratos tanto convencionales como de alto índice.
  • Desarrollo de dispositivos optoelectrónicos en base de silicio.
  • Desarrollo de interconexiones de muy alta frecuencia para comunicaciones chip a chip en circuitos impresos.
  • Modelado de materiales y dispositivos.
  • Realización de nueva técnicas de diseño para la óptima utilización de los dispositivos y materiales aquí desarrollados con énfasis en circuitos integrados de RF y optoelectrónicos.
  • Desarrollo de sistemas de CAD para el modelado y caracterización de materiales, procesos y dispositivos resultado de este proyecto.
  • Realizar convenios de colaboración con instituciones y centros de investigación nacionales relacionados con la electrónica y áreas afines.
  • Realizar proyectos de colaboración con la industria electrónica global, para así participar en la elaboración de los “Road Map” de ésta.
  • Duplicar la planta de investigación de la Coordinación de Electrónica del INAOE, para cumplir tanto con el Plan de Desarrollo Institucional como con los objetivos aquí enunciados.
  • Ofrecer servicios de fabricación de prototipos y/o lotes de dispositivos semiconductores, MEMS y circuitos integrados con el proceso y materiales aquí desarrollados.
  • Incrementar el número de graduados en electrónica del programa de posgrado en electrónica del INAOE a 30 doctorados y 90 maestros en ciencias por año, ayudando así a generar los recursos humanos que harán a nuestro país atractivo a la industria electrónica de alta tecnología e incrementando la competitividad.
  • Aumentar la producción científica de los miembros de la Coordinación de electrónica a un promedio de 2 publicaciones arbitradas por año por investigador y 4 presentaciones por investigador por año en congresos internacionales arbitrados del área.
  • Ser el aglutinador de los esfuerzos de los centros de investigación y universidades nacionales en el desarrollo de la electrónica.
  • Servir de catalizador para el desarrollo de una industria electrónica nacional.
  • Formar la masa crítica de recursos humanos necesaria para hacer atractivo a nuestro país a la industria de alta tecnología electrónica, con la consecuente generación de empleos y contribuyendo así a elevar nuestra competitividad en esta área de gran impacto y actualidad.

    Aportación científica

    Por ya más de 4 décadas, la industria de semiconductores se ha distinguido por su muy rápido paso en cuanto al mejoramiento de sus productos. Las categorías principales de este mejoramiento se han traducido en una muy alta escala de integración (número de componentes por chip), mayor velocidad, menor consumo de potencia, productos cada vez más compactos y ligeros y mayor capacidad de memoria. Una de las más frecuentes tendencias de esta industria es frecuentemente expresada como la Ley de Moore, que apareció en 1975., (p.e. el número de componentes de un chip se duplica cada 2 años). El impacto más significativo de esta ley a la sociedad ha sido la disminución del costo por función, que ha llevado a las sociedades que cuentan con tecnología de microelectrónica a aumentar su productividad y calidad de vida mediante al proliferación de computadoras, comunicación electrónica y productos de consumo a bajo costo.

    El “Road Map” de la “Semiconductor Industry Association” (SIA) 2003 [1], establece como nodos de producción industrial para los años 2010, 2012 y 2016 los de 45, 32 y 22 nm respectivamente. Esto es, el futuro de los nodos de mencionados presenta retos considerables, como también se hace notar en el “Road Map”. La llamada era del “escalado feliz” se ha terminado. La posterior disminución de las dimensiones no resultará más en disminución de potencia y costos. La disipación de potencia (debida a la fuga de corriente de los dispositivos) y variabilidad de los procesos de fabricación se convierten en los retos principales.

    De manera automática, se hace necesaria la introducción de nuevos materiales (dieléctricos de alta y baja constante dieléctrica), nuevas arquitecturas de transistores (dispositivos multi-compuerta), que en conjunto con técnicas avanzadas de litografía son necesarias para continuar con el escalamiento. A largo plazo, sin embargo, se puede pensar en el reemplazo del material convencional de la industria de circuitos integrados, el silicio, y la introducción en ciertas áreas de aplicación de materiales de alta movilidad como Ge o semiconductores compuestos como los III-V. Es más, se consideran para un futuro distante por la SIA, la introducción de tecnologías disruptivas como nanotubos de carbón o la “spintrónica”.

    En congruencia con la corriente principal de la SIA, al mantener más allá de la ley de Moore un sustrato barato, competitivo y abundante como el silicio, es donde podremos tener grandes contribuciones científicas. Compañías como Intel [2], trabajan arduamente hacia el desarrollo de conexiones ópticas operando en el rango de THz en base de silicio. Al respecto dentro de la Coordinación de Electrónica, hemos ya realizado algunos avances y hemos reportado detectores en base se silicio para longitudes de onda de hasta 1.55 µm, operando a frecuencias de hasta 45GHz [3]. En estos, el material base está compuesto de nanocristales de Ge embebidos en una red amorfa de Ge. Ya que este proceso es compatible con la tecnología del Si, con lo seguiremos trabajando hacia la integración de este con los circuitos de control en el mismo sustrato. Respecto a otros materiales a ser incorporados como los dieléctricos, ya hemos propuesto al a-C:H por su k = 2.3, demostrado en nuestro laboratorio [4]. Ahora proponemos el uso de peroskitas como dieléctricos de alta k, ya que pueden crecer epitaxialmente sobre Si y proporcionar una interface uniforme y libre defectos sobre el Si, reduciendo así la corriente de fuga y la baja movilidad, entre los grandes retos que hasta ahora presentan la materiales de alta k propuestos como dieléctricos de compuerta como el HfO2 o HfSiON [5].

    Lo anterior solo son algunos ejemplos del tipo de aportaciones que de este proyecto surgirán. En síntesis se trata de investigación básica y aplicada a materiales nanoestructurados, tecnologías de fabricación, nuevos dispositivos y su aplicación a circuitos integrados, sistemas, MEMS y el consecuente modelado y diseño de nuevas arquitecturas y topologías de circuitos y sistemas. Aportaciones que cubren dos grandes rubros de la ciencia referentes a ciencia básica y a ciencia aplicada.

    Justificación científica

    Del tipo de aportaciones científicas de este proyecto, queda completamente justificado científicamente el mismo, ya que se ocupa de problemas que la industria global de la electrónica debe resolver para sus futuras generaciones de productos. Por otro lado, es importante mencionar lo que algunos especialistas como Gregory Timp, opinan sobre el futuro de la tecnología del silicio [6], el autor dice “Es posible que el negocio de CIs de Si siga el camino de la industria del acero, convirtiéndose en una tecnología de uso común, de bajo costo mientras que otras tecnologías (p.e., plásticos o aluminio) llegan y compiten con el en aplicaciones específicas donde ofrecen menor costo o mejor funcionamiento. Aún con esas alternativas, el acero persiste como el núcleo de nuestra cultura mecánica y coexiste con otras tecnologías”. Lo equivalente se espera de la tecnología del silicio, lo que lo convierte en la piedra angular donde descansarán las tecnologías alternas.

    Por lo anterior, es más importante para nosotros justificar lo que este proyecto puede hacer por nuestro país. Uno de los principales impactos de este proyecto será en cuanto a la formación de recursos humanos en ciencia de la electrónica. Es pertinente mencionar el proyecto “Silicon Border”, que consiste de un parque industrial ubicado en Mexicali B.C. para la instalación de industria de semiconductores. Se espera que lleguen a instalarse para el año 2010 hasta 10 “Wafer Fabs” (fábricas de chips). Cada una de éstas requiere para su funcionamiento del orden 1,000 técnicos, de los cuales el 30% debe poseer grado de Maestría o Doctorado en electrónica. Así, mediante la realización de este proyecto, se estará en alguna medida paliando esta muy grave deficiencia, con especialistas de experiencia en este tipo de trabajo altamente especializado. Por otro lado se espera también influir en la currícula de las carreras de ingeniería electrónica nacional, al proporcionar conocimiento nuevo y experiencia en la electrónica de punta desarrollada dentro de nuestro país.

    Este proyecto contempla también la transferencia tecnológica a la industria global existente, con lo que en un plazo de 10 años este LNN podría ser un proyecto autosustentable, proveyendo del producto del desarrollo y transferencia de sus innovaciones y desarrollos, entradas suficientes para mantener plazas de investigadores de nueva creación y actualización del equipo de investigación y de fabricación.

    Vinculación con el Plan de Desarrollo Institucional

    La misión del INAOE como Centro Público de Investigación es “Contribuir a la generación, avance y difusión del conocimiento para el desarrollo del país y de la humanidad, por medio de la identificación y solución de problemas científicos y tecnológicos y de la formación de especialistas en las áreas de Astrofísica, Óptica, Electrónica, Ciencias Computacionales y áreas afines”. Y en su visión contempla, “el desarrollo tecnológico y la formación de recursos humanos de las áreas de Astrofísica, Óptica, Electrónica, Ciencias Computacionales y áreas afines, comprometido con el desarrollo nacional a través de la promoción de valores sociales de solidaridad, creatividad y alta competitividad”. Con lo que este proyecto se alinea a la misión y visión del INAOE. Por otro lado, dentro del Plan de Desarrollo Institucional, se prevé el crecimiento de la infraestructura tanto material como de investigación. Así se contempla dentro del plan mencionado el crecimiento de la planta de investigadores de la Coordinación de Electrónica para el 2007 en un total de 56 investigadores, por lo que este proyecto esta íntimamente vinculado al Plan de Desarrollo Institucional.

    Finalmente, y en congruencia con la misión y visión institucionales, este proyecto actuará como enlace entre la investigación de alto nivel tecnológico y el sector industrial, lo cual redundará en el desarrollo de una tecnología mexicana de fabricación de circuitos integrados, sensores, y MEMs, para elevar el nivel de competitividad de nuestro país en la electrónica mundial, al contar con los recursos humanos altamente calificados que esta industria requiere, promoviendo e incentivando así la inversión extranjera. Como consecuencia, se pretende dejar de ser un país “maquilador” para convertirnos en creadores de tecnología de punta. El LNN pretende además promover la acción concertada entre la industria, el gobierno y la academia para crear un polo de desarrollo científico-industrial competitivo y autosustentable a nivel internacional.

    Referencias

    [1]. International Technology Roadmap for Semiconductors, publicado por la Semiconductor Industry Association, 2003.
    [2] www.Intel.com/technology
    [3] A. Torres Jácome, A. Murguía and R. Ramos, “A MSM Thin Film High Spedd Photo-Detector Based on a-SiGe:H,F”, Joint International Meeting of the ECS, Octubre 29 – Noviembre 3, 2006, Cancún México
    [4] C. Zúñiga, A. Torres, A. Kosarev, “Carbon films deposited by low frequency plasma as Inter-metal dielectric”, J. Non Crystalline Solids, Vol. 329, pp. 175-179, 2003.
    [5] C.-T. Chan et al “Characteristics and Physical Mechanisms of Positive Bias and temperatura Stress-Induced Drain Current Degradation in HfSiON nMosfets”, IEEE Trans. On Elect. Devices Vol 53, pp. 1340-1436, 2006.
    [6] Gregory Timp, “Nanotechnology”, Gregory Timp Editor, Springer-Berlag, 1999, Chapter 2, p 79.

Última modificación :
24-11-2016 a las 12:35 por Laura Toxqui Olmos

MULTIMEDIA

Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 | Teléfono: (222) 247. 27.42 | Contacto: mcampos@inaoep.mx | Fax: 247.27.42

 

Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México

Creative Commons License